在信號(hào)發(fā)生器中，濾波設(shè)計(jì)是降低噪聲、抑制雜散信號(hào)和優(yōu)化輸出特性的關(guān)鍵環(huán)節(jié)。以下通過具體案例說明不同場(chǎng)景下的濾波設(shè)計(jì)方法，涵蓋模擬濾波和數(shù)字濾波，并分析其原理、實(shí)現(xiàn)方式及效果。
一、案例1：模擬低通濾波器（LPF）——抑制高頻雜散
場(chǎng)景：某信號(hào)發(fā)生器輸出1GHz正弦波，但頻譜分析顯示在1.2GHz處存在-50dBc的雜散信號(hào)（由數(shù)字時(shí)鐘耦合或非線性失真產(chǎn)生），需通過濾波抑制。
1. 濾波器選型
- 需求：截止頻率 fc 應(yīng)略高于信號(hào)頻率（1GHz），同時(shí)對(duì)1.2GHz雜散提供至少20dB衰減。
- 選擇：5階橢圓函數(shù)低通濾波器（橢圓濾波器在通帶和阻帶均具有等波紋特性，適合需要陡峭過渡帶的場(chǎng)景）。
- 參數(shù)：
- 截止頻率 fc=1.1GHz（留出10%余量）。
- 通帶波紋：0.1dB（確保信號(hào)幅度失真<0.1dB）。
- 阻帶衰減：在1.2GHz處≥20dB。
2. 電路實(shí)現(xiàn)
- 拓?fù)浣Y(jié)構(gòu)：采用LC無源濾波器（適合高頻應(yīng)用，避免有源器件引入額外噪聲）。
- 元件值計(jì)算（基于橢圓濾波器設(shè)計(jì)表）：
- 電感 L1=1.2nH，L2=2.5nH。
- 電容 C1=0.8pF，C2=1.5pF。
- 布局要點(diǎn)：
- 電感采用疊層片式電感（如TDK MLF0402系列），Q值>30（1GHz時(shí)）。
- 電容采用NP0/C0G材質(zhì)（溫度穩(wěn)定性±30ppm/℃，避免溫漂導(dǎo)致濾波特性變化）。
- 走線長度<5mm，減少寄生電感（每1mm走線引入約1nH電感）。
3. 測(cè)試結(jié)果
二、案例2：模擬帶通濾波器（BPF）——選頻與抗干擾
場(chǎng)景：某矢量信號(hào)發(fā)生器輸出2.4GHz Wi-Fi信號(hào)（802.11n），但接收端反饋存在鄰頻干擾（2.3GHz和2.5GHz信號(hào)泄漏）。需通過帶通濾波器抑制鄰頻干擾。
1. 濾波器選型
- 需求：
- 中心頻率 f0=2.4GHz。
- 帶寬 BW=20MHz（與Wi-Fi信道帶寬匹配）。
- 阻帶衰減：在2.3GHz和2.5GHz處≥40dB。
- 選擇：腔體帶通濾波器（適合高頻、大功率應(yīng)用，插入損耗低）。
- 參數(shù)：
- 中心頻率：2.4GHz。
- 帶寬：20MHz（Q值=120）。
- 插入損耗：<0.2dB（2.4GHz處）。
- 阻帶衰減：在2.3GHz和2.5GHz處≥40dB。
2. 電路實(shí)現(xiàn)
- 結(jié)構(gòu)：采用同軸腔體濾波器（如LCC濾波器），通過調(diào)整諧振腔長度和耦合系數(shù)實(shí)現(xiàn)帶通特性。
- 關(guān)鍵設(shè)計(jì)：
- 諧振腔材質(zhì)：銀鍍銅（降低導(dǎo)體損耗）。
- 耦合方式：磁耦合（通過調(diào)整耦合螺釘深度控制帶寬）。
- 調(diào)試方法：
- 使用網(wǎng)絡(luò)分析儀（如Keysight E5071C）測(cè)量S參數(shù)，優(yōu)化耦合螺釘位置使帶寬符合要求。
- 確保群延遲平坦度<5ns（避免信號(hào)相位失真）。
3. 測(cè)試結(jié)果
- 頻譜對(duì)比：
- 濾波前：鄰頻干擾（2.3GHz和2.5GHz）<-30dBc。
- 濾波后：鄰頻干擾<-70dBc（衰減40dB），滿足Wi-Fi標(biāo)準(zhǔn)要求（<-60dBc）。
- 信號(hào)質(zhì)量：
三、案例3：數(shù)字濾波器——?jiǎng)討B(tài)噪聲抑制
場(chǎng)景：某任意波形發(fā)生器（AWG）輸出100MHz脈沖信號(hào)，但接收端反饋存在高頻噪聲（由DAC時(shí)鐘耦合和電源紋波引起），需通過數(shù)字濾波動(dòng)態(tài)抑制。
1. 濾波器選型
- 需求：
- 采樣率 fs=500MSa/s（滿足奈奎斯特采樣定理）。
- 信號(hào)帶寬：100MHz（脈沖信號(hào)主頻）。
- 需抑制50MHz以上的噪聲（由DAC時(shí)鐘諧波和電源紋波產(chǎn)生）。
- 選擇****：FIR低通濾波器（FIR濾波器具有線性相位特性，適合脈沖信號(hào)處理）。
- 參數(shù)：
- 截止頻率 fc=120MHz（略高于信號(hào)帶寬，避免過渡帶衰減信號(hào)）。
- 階數(shù) N=64（提供陡峭過渡帶，50MHz處衰減≥40dB）。
- 窗函數(shù)：漢寧窗（降低旁瓣泄漏）。
2. 實(shí)現(xiàn)方式
- FPGA實(shí)現(xiàn)：
- 使用Xilinx Vivado工具生成FIR濾波器IP核，系數(shù)通過MATLAB優(yōu)化（如使用
fir1函數(shù)設(shè)計(jì)）。 - 資源占用：64階FIR濾波器約占用5%的FPGA LUT資源（Xilinx Zynq-7000系列）。
- 實(shí)時(shí)處理：
- 輸入信號(hào)通過DAC輸出前，在FPGA中完成濾波（延遲<100ns，滿足實(shí)時(shí)性要求）。
3. 測(cè)試結(jié)果
- 時(shí)域波形：
- 濾波前：脈沖邊緣存在振鈴（高頻噪聲引起）。
- 濾波后：脈沖邊緣平滑，振鈴幅度降低80%。
- 頻域分析：
四、案例4：可調(diào)濾波器——適應(yīng)多頻段信號(hào)
場(chǎng)景：某寬帶信號(hào)發(fā)生器需覆蓋100MHz~6GHz頻段，但不同頻段對(duì)濾波器的要求差異大（如低頻段需抑制鏡像頻率，高頻段需抑制諧波）。需設(shè)計(jì)可調(diào)濾波器實(shí)現(xiàn)動(dòng)態(tài)適配。
1. 濾波器選型
- 需求：
- 頻率范圍：100MHz~6GHz。
- 需抑制鏡像頻率（fimage=2fLO?fIF）和諧波（nfsig）。
- 選擇：電調(diào)可變?yōu)V波器（通過變?nèi)荻O管或MEMS開關(guān)調(diào)整中心頻率）。
- 方案：
- 低頻段（100MHz~1GHz）：采用LC電調(diào)濾波器（變?nèi)荻O管調(diào)整電容值）。
- 高頻段（1GHz~6GHz）：采用MEMS可調(diào)濾波器（通過電壓控制MEMS電容陣列）。
2. 電路實(shí)現(xiàn)
- LC電調(diào)濾波器：
- 結(jié)構(gòu)：3階切比雪夫低通濾波器，電容由變?nèi)荻O管（如Skyworks SMV1405）實(shí)現(xiàn)。
- 調(diào)諧電壓：0~20V（對(duì)應(yīng)電容變化范圍1pF~10pF，截止頻率調(diào)整范圍100MHz~1GHz）。
- MEMS可調(diào)濾波器：
- 結(jié)構(gòu)：基于MEMS電容陣列的帶通濾波器（如ADI ADMV8818）。
- 調(diào)諧電壓：0~5V（通過SPI控制電容值，中心頻率調(diào)整范圍1GHz~6GHz）。
3. 測(cè)試結(jié)果
五、總結(jié)與建議
- 模擬濾波器：
- 低頻場(chǎng)景：優(yōu)先選擇LC無源濾波器（成本低、插入損耗?。?。
- 高頻場(chǎng)景：選用腔體濾波器或SAW濾波器（Q值高、阻帶衰減大）。
- 數(shù)字濾波器：
- 適合動(dòng)態(tài)噪聲抑制和線性相位處理（如脈沖信號(hào)）。
- 需權(quán)衡階數(shù)與資源占用（FPGA/DSP資源有限時(shí)需優(yōu)化設(shè)計(jì)）。
- 可調(diào)濾波器：
- 適用于寬帶信號(hào)發(fā)生器，但需解決調(diào)諧線性度和溫度穩(wěn)定性問題（如添加溫度補(bǔ)償電路）。
實(shí)際應(yīng)用中，建議參考信號(hào)發(fā)生器的技術(shù)手冊(cè)（如Keysight 33600A系列用戶指南）中的“濾波設(shè)計(jì)”章節(jié)，并結(jié)合仿真工具（如ADS、MATLAB）進(jìn)行預(yù)驗(yàn)證。
