信號(hào)發(fā)生器的時(shí)鐘電路類型多樣，根據(jù)核心器件、工作原理和應(yīng)用場(chǎng)景的不同，可分為以下常見類型。每種類型在頻率范圍、相位噪聲、成本、集成度等方面各有優(yōu)劣，適用于不同的設(shè)計(jì)需求。

一、基于鎖相環(huán)（PLL）的時(shí)鐘電路

1. 整數(shù)分頻PLL

• 原理：通過(guò)鑒頻鑒相器（PFD）比較參考時(shí)鐘與反饋時(shí)鐘的相位差，電荷泵（CP）輸出電流調(diào)整VCO頻率，實(shí)現(xiàn)整數(shù)倍分頻（如N=10，則輸出頻率=參考頻率×10）。
• 特點(diǎn)：
  • 頻率分辨率：受限于參考時(shí)鐘頻率（如參考時(shí)鐘10MHz，則最小步進(jìn)10MHz）。
  • 相位噪聲：由參考時(shí)鐘噪聲、PFD/CP噪聲和VCO噪聲共同決定，典型值-100dBc/Hz@1kHz（中頻段）。
  • 應(yīng)用：低成本、中低頻段（<1GHz）的信號(hào)發(fā)生器，如函數(shù)發(fā)生器、通信測(cè)試設(shè)備。
• 典型芯片：ADF4002（支持整數(shù)分頻，頻率范圍DC~400MHz）。

2. 小數(shù)分頻PLL（Δ-Σ調(diào)制）

• 原理：通過(guò)Δ-Σ調(diào)制器實(shí)現(xiàn)非整數(shù)分頻（如N=10.25），顯著提高頻率分辨率（如10MHz參考時(shí)鐘下，步進(jìn)可低至1Hz）。
• 特點(diǎn)：
  • 頻率分辨率：可達(dá)Hz級(jí)甚至更低。
  • 相位噪聲：Δ-Σ調(diào)制器引入量化噪聲，但可通過(guò)高階調(diào)制降低影響，典型值-110dBc/Hz@1kHz（優(yōu)于整數(shù)分頻）。
  • 應(yīng)用：高精度信號(hào)發(fā)生器、雷達(dá)、軟件定義無(wú)線電（SDR）。
• 典型芯片：ADF4351（支持小數(shù)分頻，頻率范圍35MHz~4.4GHz）。

3. 混合PLL（PLL+DDS）

• 原理：結(jié)合PLL的寬頻覆蓋和直接數(shù)字合成（DDS）的高分辨率。PLL提供粗調(diào)（如1GHz），DDS提供細(xì)調(diào)（如1Hz步進(jìn)）。
• 特點(diǎn)：
  • 頻率范圍：寬（PLL部分）且分辨率高（DDS部分）。
  • 相位噪聲：DDS部分噪聲較低（-150dBc/Hz@1kHz典型），但PLL部分可能成為瓶頸。
  • 應(yīng)用：需要寬頻帶和高分辨率的場(chǎng)景，如頻譜分析儀、電子戰(zhàn)設(shè)備。
• 典型方案：AD9914（DDS）+ ADF4350（PLL）。

二、基于直接數(shù)字合成（DDS）的時(shí)鐘電路

1. 傳統(tǒng)DDS

• 原理：通過(guò)高速DAC將數(shù)字波形（存儲(chǔ)在ROM中）轉(zhuǎn)換為模擬信號(hào)，頻率由參考時(shí)鐘和相位累加器控制。
• 特點(diǎn)：
  • 頻率分辨率：極高（如參考時(shí)鐘1GHz時(shí)，步進(jìn)=1GHz/232≈0.23Hz）。
  • 相位噪聲：低（僅受參考時(shí)鐘噪聲和DAC噪聲限制，典型值-150dBc/Hz@1kHz）。
  • 雜散抑制：需優(yōu)化DAC線性度和濾波器設(shè)計(jì)，典型雜散<-60dBc。
  • 輸出頻率：受限于DAC速率（通常<500MHz）。
  • 應(yīng)用：高精度、低頻段（<100MHz）的信號(hào)發(fā)生器，如音頻測(cè)試、任意波形發(fā)生器。
• 典型芯片：AD9910（支持1GHz參考時(shí)鐘，輸出頻率<400MHz）。

2. 高頻DDS（帶混頻）

• 原理：DDS輸出中頻信號(hào)（如100MHz），通過(guò)混頻器上變頻至高頻（如1GHz）。
• 特點(diǎn)：
  • 頻率范圍：擴(kuò)展至GHz級(jí)。
  • 相位噪聲：受混頻器噪聲和本振（LO）相位噪聲影響，需優(yōu)化LO設(shè)計(jì)。
  • 應(yīng)用：需要高頻且高分辨率的場(chǎng)景，如雷達(dá)、衛(wèi)星通信。
• 典型方案：AD9914（DDS）+ HMC704（混頻器）+ ADF4351（LO）。

三、基于晶體振蕩器的時(shí)鐘電路

1. 固定頻率晶體振蕩器（XO）

• 原理：利用石英晶體的壓電效應(yīng)產(chǎn)生固定頻率（如10MHz、100MHz）。
• 特點(diǎn)：
  • 頻率穩(wěn)定性：極高（±1ppm@25℃，長(zhǎng)期穩(wěn)定性<±10ppm）。
  • 相位噪聲：極低（-170dBc/Hz@1kHz典型）。
  • 輸出頻率：固定，無(wú)法調(diào)整。
  • 應(yīng)用：需要高穩(wěn)定性的時(shí)鐘源，如通信基站、時(shí)鐘分配系統(tǒng)。
• 典型器件：SiT9005（LVDS差分輸出，頻率10MHz~1.3GHz）。

2. 溫補(bǔ)晶體振蕩器（TCXO）

• 原理：在XO基礎(chǔ)上增加溫度補(bǔ)償電路，抵消溫度對(duì)頻率的影響。
• 特點(diǎn)：
  • 頻率穩(wěn)定性：±0.1ppm~±2ppm（優(yōu)于XO）。
  • 應(yīng)用：便攜式設(shè)備（如GPS接收機(jī)、手機(jī)）。
• 典型器件：FXO-HC53（頻率10MHz~52MHz）。

3. 壓控晶體振蕩器（VCXO）

• 原理：通過(guò)電壓控制晶體振蕩頻率，實(shí)現(xiàn)微調(diào)（如±100ppm）。
• 特點(diǎn)：
  • 調(diào)諧范圍：窄（通常<±200ppm）。
  • 應(yīng)用：需要頻率微調(diào)的場(chǎng)景，如鎖相環(huán)中的參考時(shí)鐘。
• 典型器件：CVHD-950（頻率10MHz~1.7GHz）。

四、基于分頻器/倍頻器的時(shí)鐘電路

1. 固定分頻器

• 原理：將高頻信號(hào)（如1GHz）分頻為低頻（如100MHz）。
• 特點(diǎn)：
  • 分頻比：固定（如N=10）。
  • 應(yīng)用：時(shí)鐘分配、降低頻率以匹配后端電路。
• 典型芯片：HMC365（8分頻器，輸入頻率DC~8GHz）。

2. 可編程分頻器

• 原理：通過(guò)數(shù)字控制調(diào)整分頻比（如N=1~64）。
• 特點(diǎn)：
  • 靈活性：支持動(dòng)態(tài)調(diào)整分頻比。
  • 應(yīng)用：需要靈活頻率配置的場(chǎng)景，如軟件定義無(wú)線電。
• 典型芯片：AD9516（支持14位可編程分頻）。

3. 倍頻器

• 原理：將低頻信號(hào)（如1GHz）倍頻為高頻（如2GHz）。
• 特點(diǎn)：
  • 倍頻次數(shù)：固定（如×2）。
  • 應(yīng)用：擴(kuò)展頻率范圍，如雷達(dá)、微波通信。
• 典型芯片：HMC561（×2倍頻器，輸入頻率2.2GHz~4.4GHz）。

五、基于光學(xué)或聲學(xué)的時(shí)鐘電路

1. 光學(xué)時(shí)鐘（光頻梳）

• 原理：利用鎖模激光器產(chǎn)生等間隔的光脈沖，通過(guò)光電轉(zhuǎn)換生成高頻時(shí)鐘（如10GHz）。
• 特點(diǎn)：
  • 頻率穩(wěn)定性：極高（<1e-15量級(jí)）。
  • 應(yīng)用：超精密測(cè)量、原子鐘。
• 典型系統(tǒng)：Menlo Systems FC1500。

2. 聲表面波（SAW）振蕩器

• 原理：利用聲表面波在壓電材料上的傳播特性產(chǎn)生高頻信號(hào)（如500MHz~2GHz）。
• 特點(diǎn)：
  • 相位噪聲：低（-160dBc/Hz@1kHz典型）。
  • 應(yīng)用：高頻、低噪聲的時(shí)鐘源，如衛(wèi)星通信。
• 典型器件：TFR-SAW-1000（頻率1GHz）。

六、類型對(duì)比與選型建議

選型建議：

1. 低頻、高分辨率：選DDS（如AD9910）。
2. 高頻、寬頻帶：選小數(shù)分頻PLL（如ADF4351）。
3. 超低噪聲、高穩(wěn)定性：選晶體振蕩器（如SiT9005）或光學(xué)時(shí)鐘。
4. 低成本、中頻段：選整數(shù)分頻PLL（如ADF4002）。

總結(jié)

信號(hào)發(fā)生器的時(shí)鐘電路類型涵蓋PLL、DDS、晶體振蕩器、分頻/倍頻器及光學(xué)/聲學(xué)方案，設(shè)計(jì)時(shí)需根據(jù)頻率范圍、分辨率、相位噪聲、成本等需求綜合選擇。例如，雷達(dá)系統(tǒng)可能采用“小數(shù)分頻PLL+低噪聲VCO”實(shí)現(xiàn)高頻、低相位噪聲輸出；而音頻測(cè)試設(shè)備則可能選用DDS實(shí)現(xiàn)高分辨率波形生成。